Il processo di modellazione dell'hardware implica una certa dualità: un modello può specificare e rappresentare i desideri e i vincoli del progettista, oppure può imitare qualcosa che già esiste e può finire con la simulazione o la documentazione. Abbastanza sorprendentemente, una delle principali qualità di un formalismo di specifica è la sua capacità di ignorare questioni che non appartengono a questo livello. Tali formalismi sono ovviamente destinati alle prime fasi di una progettazione, ma possono essere utilizzati anche in fase di riprogettazione. Avere un adeguato livello di descrizione evita così due problemi simmetrici: la sovraspecificazione, che introdurrebbe nuove istanze dei vincoli hardware che erano significativi solo per quelli precedenti; Sottospecifiche, che porterebbero a lavoro inutile e talvolta a ricominciare da capo. £/LIST£ Modellazione di sistemi di alto livello: Linguaggi di specifica descrive lo stato dell'arte dei formalismi di specifica nella progettazione elettronica. Il libro fornisce una panoramica delle metodologie orientate agli oggetti. Prosegue evidenziando diversi formalismi come VSPEC, ESTELLE, SDL e LOTOS con metodi che mappano la loro semantica in VHDL simulabile o sintetizzabile. Destinatari: l'aggiornamento essenziale per ricercatori, ingegneri progettisti e responsabili tecnici che lavorano nel campo dell'automazione della progettazione e della progettazione di circuiti.
caricamento...
